적층 세라믹 커패시터  [통신 인프라・산업 기기 용도 적층 세라믹 커패시터 (고유전율계)]

製品仕様

공급 체제 양산
정전용량 0.1 uF ± 10 %
CASE사이즈 (EIA/JIS) 0201/0603
정격전압 16 V
tanδ (max) 10 %
온도특성 (EIA) X7S
사용온도범위 (EIA) -55 to +125 ℃
정전 용량 변화율 (EIA) ±22 %
고온부하 (%정격전압) 150 %
절연저항값 (min) 100 MΩ・µF
디레이팅 STD
L사이즈 0.6 ±0.03 mm
W사이즈 0.3 ±0.03 mm
T사이즈 0.3 ±0.03 mm
e사이즈 0.15 ±0.05 mm
RoHS Compliance (10 subst.) Yes
REACH Compliance (251 subst.) Yes
Halogen Free Yes
적용 납땜법 Reflow
포장 Taping paper 15000pcs
在庫
旧品番 :
販売店 在庫 購入
Powered by netComponents

外観

特徴

적층형의 구조 때문에 신뢰성이 높습니다.

동일 형상, 정전용량범위가 넓습니다.

전극에 Ni금속을 사용하여, 단자전극부에 도금되어 있어, 납이 잘 붙게 하고, 내열
성이 뛰어나며, migration도 거의 발생하지 않으며, 높은 신뢰성을 나타냅니다.

등가 직렬 저항(ESR)이 작고, 소음 흡수성이 뛰어납니다.

主な用途

통신 인프라・산업 기기 용도

기지국 통신 장비 등의 통신 인프라 시설

FA, 산업용 로봇 등 산업 기기

디지털 회로 전반

전원 바이패스 커패시터

평활 커패시터

製品資料

参考仕様書(JIS)
スペックシート
特性データ
寸法図（外形、推奨ランド等）
当社製品に関するお断り
品番表記法
 

シミュレーションデータ

温度・DCバイアスモデルについて
Sパラメータファイル（単品）
Sパラメータファイル（シリーズ）[zip]
SPICEモデル（単品）[cir形式]
SPICEモデル（シリーズ）[lib形式]
SPICEモデル（シリーズ）[zip]
温度・DCバイアスモデル(LTspice)[zip]
温度・DCバイアスモデル(PSpice)[zip]
3Dモデル（STEP）
ランドパターン(DXF)
温度・バイアス条件指定モデル[.s2p, .cir]

リンク

컴퍼넌트 라이브러리 다운로드 페이지
EMC부품 시뮬레이터 다운로드 페이지
The Fundamental Technical Knowledge of Capacitors
Q&A
Conditions for measuring S-parameter
Management System Certification Status(ISO, IATF)
문의
Change to Part Numbers
 

製品環境証明書
Sn-Zn계는 납땜은 칩 적층 세라믹 커패시터의 신뢰성에 악영향을 줍니다.
Sn-Zn계는 납땜을 사용할 경우에는 사전에 당사로 연락을 주십시오.
기재내용에 대한 상세내용 및 주문하실 때에는 당사 영업으로 문의해 주시기 바랍니다.

特性値グラフ
{{title}}